深圳市力恩科技有限公司2025-04-05

随着现代芯片技术的发展，器件集成度大幅度提升，各类数字器件的工作频率也越来越高，信号沿已经可以达到纳秒级别甚至更小。数百兆赫兹(MHz)甚至吉赫兹(GHz)的高速信号对于设计者而言，需要考虑在低频电路设计中所不需要考虑的信号完整性(Signal Integrity)问题。这其中包括延时、反射、串扰、同步开关噪声(SSN)、电磁兼容性(EMC)高速电路：数字逻辑电路的频率达到或超过50MHz，而且工作在这个频率之上的电路占整个系统的1/3以上，就可以称其为高速电路 高速信号：如果线传播延时大于数字信号驱动端上升时间的1/2，则可以认为此类信号是高速信号 与信号本身的频率相比，信号边沿的谐波频率更高，信号快速变化的跳变(上升沿或下降沿)可能引发信号传输的非预期结果。如果传输时间大于上升或下降时间的1/2，那么信号在改变状态之后，来自接收端的反射信号将到达驱动端，若该反射信号很强，叠加的波形就有可能改变逻辑状态。

本回答由 深圳市力恩科技有限公司 提供